臺積電的產(chǎn)能再度供不應求——然而這一次不是代工產(chǎn)能，而是封裝產(chǎn)能。AI芯片大廠涌向臺積電的急單，不僅需要先進制程，也需要先進封裝。臺積電于2011年推出的2.5D封裝CoWoS（基板上晶圓芯片）壓力凸顯，產(chǎn)能尤甚。臺積電不得不一邊將部分oS（基板連接，CoWoS的后段工藝）流程交由封測廠處理，一邊啟動了CoWoS的擴產(chǎn)計劃。

密切關注CoWoS動態(tài)的不僅是芯片設計企業(yè)，還有臺積電的競爭對手。韓國產(chǎn)業(yè)界于近期表示，即使三星率先實現(xiàn)3nm量產(chǎn)，英偉達、蘋果等IT企業(yè)依然希望采用臺積電的工藝，關鍵就在于臺積電的CoWoS封裝。被AI芯片頭部企業(yè)和韓國產(chǎn)業(yè)界視為AI競爭關鍵的CoWoS，正在成為臺積電的又一個殺手锏。

十年磨一劍的秘密武器

長達36年的代工發(fā)展歷史，是臺積電最為人熟知的一面。然而，臺積電還有一個沒有代工高調(diào)卻不容忽視，已經(jīng)耕耘了超過12年時間的秘密武器——先進封裝。

傳統(tǒng)封裝形式，多是將晶片單獨封裝成芯片，再將芯片固定在封裝基板上。這種封裝方式需要給每一個芯片做引腳，且芯片安裝到電路板之后，彼此之間還需要連接通電，既占據(jù)空間又增加了功耗。

在代工制程按照摩爾定律飛速發(fā)展的甜蜜期，封裝并沒有進入代工廠的視野。然而，進入 28nm 以后，先進制程的成本快速提升，摩爾定律開始放緩。根據(jù) IBS 統(tǒng)計，在達到 28nm制程節(jié)點以后，如果繼續(xù)縮小制程節(jié)點，每百萬門晶體管的制造成本不降反升。

芯片每百萬門制造成本隨制程節(jié)點變化趨勢（圖源：IBS）

正當產(chǎn)業(yè)界對于28nm以后的工藝成本和摩爾定律是否失效進行探討。臺積電于2011年率先推出了28nm制程，也是在這一年，臺積電宣布進軍先進封裝。在當年第二季度的法人說明會上，時任臺積電董事長兼CEO的張忠謀向在場的金融及咨詢機構代表展示了通過硅中介層進行子系統(tǒng)集成的技術框架，并表達了將封裝作為制程工藝之外另一條業(yè)務路徑的意愿。

“在遵循摩爾定律推動IC發(fā)展的同時，我們也在實現(xiàn)子系統(tǒng)集成的潛力。硅中介層解決方案將封裝數(shù)量從 9 個減少到 1 個，減小了芯片尺寸和功耗，并提高了內(nèi)存帶寬和系統(tǒng)速度。”張忠謀表示。

張忠謀展示的硅中介層，正是CoWoS的關鍵技術。在一個季度之后的第三季度財報法人說明會上，張忠謀展示了CoWoS的測試芯片。他表示，CoWoS將從28nm開始啟用。

“CoW（晶圓上芯片）是將較大的芯片、DRAM 芯片或模塊放置在硅中介層上，然后整體封裝到基板上（oS），這就是 COWOS。我們在測試工具上取得了非常好的產(chǎn)量和令人鼓舞的可靠性。”張忠謀說。

如張忠謀所言，CoWoS將計算、內(nèi)存等晶片堆疊到硅中介層（硅轉(zhuǎn)接板），通過硅中介層上的高密度布線實現(xiàn)晶片互連，再安裝到基板上進行封裝。這種多個晶片共享一個基板的封裝方式，減少了封裝體積、晶片間的信號傳輸距離及引腳數(shù)量，進而提升了芯片的連接速度，并降低了功耗。

雖然CoWoS能夠為芯片成品帶來優(yōu)勢，但受限于成本，在推出的早期只有少數(shù)廠家的高端產(chǎn)品采用。甚至臺積電也因為CoWoS成本偏高而推出了更具性價比的封裝方案InFO.然而，AIGC引發(fā)的熱潮，將CoWoS推到了浪尖上。

迎頭趕上AI浪潮

深耕了十多年的CoWoS，終于在AI時代看到了可觀的營收空間。TrendForce集邦咨詢近期研報顯示，AI及高性能計算等芯片對先進封裝技術的需求日益提升，其中，臺積電的CoWoS成為AI服務器芯片廠商主要采用的封裝。該機構預計，臺積電的CoWoS月產(chǎn)能將在2023年底達到1.2萬片，其中英偉達對CoWoS產(chǎn)能的需求量較年初提升近5成，加上AMD、谷歌等高端AI芯片需求，將導致下半年CoWoS產(chǎn)能較為緊缺。

CoWoS為何突然行情火熱？原因在于大模型對高性能計算的需求，使AI芯片廠商越來越傾向于選擇HBM內(nèi)存，這種內(nèi)存芯片采用3D堆疊技術將DRAM堆疊起來，以縮小體積、降低功耗并提升數(shù)據(jù)傳輸速度。

而臺積電一直致力于提升CoWoS的硅中介層面積，使之能承載更大的邏輯芯片和更多的HBM堆棧，這恰恰適應了AI芯片設計廠商的需求。至2023年，臺積電CoWoS已經(jīng)能容納多達12個HBM堆棧。

CoWoS近12年硅中介面積提升幅度及HBM可集成數(shù)量走勢

（圖源：臺積電）

另一個值得注意的地方是，先進制程已經(jīng)逼近物理極限，每前進一步都需要天文數(shù)字的投資，而先進封裝尚處于有著較高成本效益的階段。對于AI芯片廠商，先進封裝是一種具有性價比的性能提升方式。

“根據(jù)SEMI的數(shù)據(jù)，晶圓制造的設備投資占比超80%，封裝測試的設備投資占比不到20%。盡管先進封裝也會用到光刻、刻蝕、沉積設備，但這些設備的精度要求小于晶圓制造，設備價值也就相對較低。且先進封裝技術現(xiàn)在屬于快速發(fā)展階段，百家爭鳴，相信仍有較高的成本效益和進步空間。”CINNO Research首席分析師周華向《中國電子報》表示。

沖出IDM和封測廠的包圍圈

隨著先進制程的重要性日益凸顯，三星、英特爾等IDM，日月光等OSAT（外包半導體組裝和測試）廠商都在發(fā)力先進封裝。然而，在更專業(yè)的OSAT與更全面的IDM的包圍下，臺積電的封裝業(yè)務依然保持著差異化的競爭能力。

相對OSTA，臺積電有著更強的產(chǎn)業(yè)鏈整合能力。

“有一個問題很關鍵：為什么IC設計大廠將先進封裝需求交付給臺積電，而不是日月光等封測廠商。這是因為目前先進封裝要從芯片設計開始布局，所以臺積電能拿到訂單，而后端封測廠商則有些‘無能為力’?！睒I(yè)界專家莫大康向《中國電子報》記者表示。

如莫大康所言。臺積電不僅推出了一系列先進封裝工藝，還成立了包含EDA、IP、DCA/VCA、內(nèi)存、OSAT、基板、測試7個環(huán)節(jié)頭部企業(yè)的臺積電3D Fabric聯(lián)盟。這也是為什么CoWoS產(chǎn)能告急時，臺積電能夠迅速反應，將oS流程外包給日月光等封測廠商。

臺積電3D Fabric聯(lián)盟（圖源：臺積電）

相對三星、英特爾等IDM，臺積電的代工廠身份，使其服務具有更高的靈活性。

“盡管三星和英特爾均有各自的2.5D和3D技術，但三星和英特爾以IDM為主營業(yè)務，臺積電為專業(yè)Foundry，更能適應眾多客戶的需求，且臺積電的CoWoS也平行衍生出多種先進封裝技術，即可滿足追求性價比的客戶需求，也符合追求高性能的客戶需求。”周華說。

三星的追擊

關注著CoWoS產(chǎn)能動態(tài)的不僅是芯片設計廠商，韓國產(chǎn)業(yè)界也感到一絲壓力。近期，韓國媒體表示，臺積電獨享英偉達AI芯片訂單的關鍵是CoWoS封裝，這也是為什么即使三星電子在2022年率先量產(chǎn)3nm，英偉達和蘋果等全球IT企業(yè)仍然選擇臺積電的代工業(yè)務。

韓國產(chǎn)業(yè)界的反應不難理解，因為三星已經(jīng)有過一次被臺積電封裝技術搶單的經(jīng)歷。在A7芯片之前，蘋果一直將三星作為主力代工商，其A9芯片也由三星與臺積電共享訂單。然而，臺積電推出的InFO（集成式扇出型封裝），打動了蘋果的“芳心”。這種封裝方式不需要使用有機載板和C4凸點，從而降低了封裝厚度，也縮短了晶片與PCB板的互聯(lián)距離，實現(xiàn)了更薄的封裝、更低的功耗和更好的散熱。InFO的技術優(yōu)勢結合代工業(yè)務的一條龍服務，讓臺積電一躍成為蘋果A10芯片的獨家供應商。自此蘋果與臺積電的綁定越來越深，三星逐步淡出了蘋果的視野。

面向AI時代的機遇，三星自然不會拱手相讓。在6月底召開的三星晶圓代工論壇上，三星代工業(yè)務負責人Siyoung Choi先是透露面向高性能計算需求的2nm工藝將在2026年量產(chǎn)，隨后又宣布與內(nèi)存、基板封裝、測試等領域的合作伙伴成立“MDI（多芯片集成）聯(lián)盟”，構建2.5D和3D異構集成的封裝技術生態(tài)?；诼?lián)盟和生態(tài)合作，三星將為下游客戶提供一站式服務，并通過定制化的封裝方案開發(fā)，滿足高性能計算和汽車等領域的需求。

三星代工業(yè)務負責人Siyoung Choi在2023三星代工論壇透露代工和封裝動作（圖源：三星）

此前，三星已經(jīng)推出了I-Cube、X-Cube等2.5D和3D封裝技術，此次成立聯(lián)盟，將提升其產(chǎn)業(yè)鏈整合能力，以及一站式和客制化服務能力。再加上在3nm和2nm量產(chǎn)時間的激進態(tài)勢，三星未來能否與臺積電角逐AI芯片大單，也令人期待。無論三星能否挑戰(zhàn)臺積電在AI時代的領先地位，只要有角逐的意識和動作，就能通過更加充分的競爭逐步提升晶圓級封裝的性價比，也讓芯片設計企業(yè)有了更多的選擇。