臺(tái)積電目前正在研發(fā)更先進(jìn)的2nm制程工藝 計(jì)劃在2025年量產(chǎn)
2022-06-21 09:34:13
來源:手機(jī)之家 任澤宇??
【手機(jī)之家】6月20日,根據(jù)外媒報(bào)道,臺(tái)積電目前正在研發(fā)更先進(jìn)的2nm制程工藝,計(jì)劃在2025年量產(chǎn)。據(jù)了解,臺(tái)積電在上周舉行的北美技術(shù)論壇上宣布他們的目標(biāo)是2nm制程工藝在2025年量產(chǎn),這也是他們首次透露這一工藝的量產(chǎn)時(shí)間。
臺(tái)積電在論壇上透露2nm制程工藝將基于全新的納米片電晶體架構(gòu),與5nm工藝所采用的鰭式場效應(yīng)晶體管(FinFET)完全不同。此前有消息透露稱,臺(tái)積電2nm建廠計(jì)劃相關(guān)環(huán)保評(píng)審文件已提交送審,力爭明年上半年通過環(huán)評(píng),隨即交地建廠,第一期廠預(yù)計(jì)2024年底前投產(chǎn)。在2024年進(jìn)行風(fēng)險(xiǎn)試產(chǎn),在2025年進(jìn)行量產(chǎn)。
除臺(tái)積電外,三星晶圓代工業(yè)務(wù)的負(fù)責(zé)人曾表示,基于 3nm 的芯片設(shè)計(jì)計(jì)劃于 2022 年上半年開始生產(chǎn),而基于 2nm 的芯片將在 2025 年量產(chǎn)。目前只知道三星將采用GAA晶體管,跟3nm一樣基于MBCFET(多橋溝道FET)技術(shù),這是一種納米片晶體管,可以垂直堆疊,而且兼容現(xiàn)在的CMOS工藝,共享設(shè)備與制造方法,降低了新技術(shù)的升級(jí)成本。
原創(chuàng)文章
最新文章
家庭互聯(lián)網(wǎng)標(biāo)簽庫
商務(wù)合作
- QQ:61149512